Home > Knowhow > Vhdl Designers Guide > VHDL Vector Arithmetic

Numeric_std package를 사용한 VHDL 벡터의 산술연산

먼저 약간의 역사 ... VHDL이 1987 년에 처음 나왔을 때 몇 가지 누락 된 기능이 있었습니다. 첫번째로 기본으로 지원되는 다중 값 논리 유형 (multi-value logic type)이 없었습니다. 사용 가능한 논리 유형은 bit와 boolean뿐이었었는데, 둘 다 두가지 값만가지고 있었습니다. ("0"과 "1" 그리고 "false"와 "true") 처음에는 각각의 합성툴 업체가 자체적으로 다중 값 논리 패키지 (multi-value logic package)를 만들어 제공했었기 때문에 상호 이식성이 부족했습니다. 그 결과 해결 된 다중 값 논리 유형 std_logic을 정의하는 "VHDL 모델 상호 운용성을위한 IEEE 표준 다중 값 논리 시스템 (Stdlogic1164)"이되었습니다.

Std_logic은 VHDL 디자인의 표준 로직 유형이되었습니다. 두 번째 누락 된 기능은 벡터 형식 (bit_vector 및 std_logic_vector)에서 산술을 수행하는 표준 방법이었습니다. 다시 합성 업체들은 자체적으로 패키지를 개발했는데 그 중 일부는 매우 광범위하게 사용되었다. 그러나 IEEE는 "IEEE 1076.3 표준 VHDL 합성 패키지"를 만들었습니다. 이 패키지는 비트 (numeric_bit)를 기반으로하는 유형과 함께 사용하는 패키지와 std_logic (numeric_std)을 기반으로하는 유형과 함께 사용하는 두 가지 패키지를 정의합니다.

우리는 포괄적 인 VHDL 과정에서 numeric_std의 내용을 요약하는 두 가지 유용한 다이어그램을 포함하여 벡터 산술을 광범위하게 다룹니다. 이 두 도표는 참고 용으로이 페이지에 재현되어 있습니다. 첫 번째는 numeric_std의 내용을 요약 한 것입니다. 두 번째는 다른 데이터 유형을 변환하는 방법을 보여주는 다이어그램입니다.

다음 다이어그램은 사용 가능한 연산자와 함수를 요약하고, 두 번째 다이어그램은 유형 변환을 요약합니다.